CAPI 初探及使用小结(原创)

e_shannon · 发表于 2017-9-11 16:49:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

1.1
目的

初步研究CAPI的加速原理，理解cache 一致性，对比CAPI和一般PCIE加速设备的优势和劣势。部分总结CAPI 1.0的使用，并简单列举CAPI现状,网站以及2.0的对比。简单介绍现今三个新的开放的CPU高速一致性接口(CCIX,Gen-Z,OpenCAPI)

CAPI的原理含CAPI2.0的总线接口，流程以及仿真步骤(可以指出历史和自己的弯路)

为了满足加速accelerators，业界正在为CPU高性能一致性接口(high performance coherence interface)定义开放的标准，2016年出现了openCAPI/Gen-Z/CCIX 三种open标准，本文也会略微提及

说是初步研究，是因为缺少CAPI的软件分析，比如具体如何减少了I/O overhead，相对于IO加速的优势没有性能对比。尤其是cache coherent带来的优势没有自己的具体指标，虽然引用了Power自己的数据。

CAPI全称coherent acceleration processor interface（一致性加速处理器接口），作为 Power 处理器架构的一个重要加速功能，提供用户一个可订制、高效易用、分担CPU负荷的硬件加速的解决方案，其实现载体是FPGA。Power8的时候，CAPI 的PSL(加密的IP核)是在ALTERA的FPGA上实现，自从ALTERA为intel收购后，改为Xilinx上的IP核，PSL的资源占用情况需要自行查询，本人手上有的资料是CAPI1.0在Altera的资源使用情况。由于CAPI2.0和1.0基础原理一致，加之自己主要接触到1.0，所以本文CAPI如无特殊说明，均是1.[url=]0[/url][dream1] 。