asseration实现监测3bit的一个信号，出现过0/1/2/3/4这几种情况？？

dyytx · 发表于 2017-8-26 14:29:54

您需要登录才可以下载或查看，没有账号？注册

x

asseration实现监测3bit的一个信号，出现过0/1/2/3/4这几种情况？？

只可能出现这几种情况，而且全都要出现过这几种情况，如果少一种或者出现其它值就抱错。

断言该如何实现？

dyytx · 发表于 2017-8-28 09:28:57

？？？？？？

angry_grina · 发表于 2017-8-28 09:37:52

最起码有个采样事件吧，到仿真结束才能报错吧，而且为啥不用coverage去做呢？

dyytx · 发表于 2017-8-28 09:53:51

回复 3# angry_grina

就是到仿真结束才报错，用asseration有办法吗，感觉这个实现应该简单点

jimbo1006 · 发表于 2017-8-28 15:06:46

如果出现其他值就报错，这个用assertion很容易实现。
但是像这种情况特别多的, 你可以在scoreboard里面直接写判断逻辑就行了, 报错就用UVM自带的打印信息的宏就行了，不用非要用assertion.

qyxu1979 · 发表于 2017-8-29 10:10:30

断言与环境是两种思路，估计他不想搭建复杂环境

e_epsh · 发表于 2017-9-8 17:16:07

抓一个结束信号，在结束的时候才比较是否全部情况都出现过

zzj0329 · 发表于 2017-9-13 13:30:40

exclude的情形可以用断言，include的情形估计像楼上说的拿样你转化成另一个统计的信号，然后到仿真结束再判断，不过这跟coverage有什么分别。

[求助] asseration实现监测3bit的一个信号，出现过0/1/2/3/4这几种情况？？