Vivodo 在Artix7中Setup time violation

hcliang · 发表于 2017-7-21 14:39:04

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 hcliang 于 2017-7-21 14:40 编辑

同一个工程，在K7的xc7k410tffg900-2上时序都ok。但我换成A7的xc7a15tftg256-2，时序就不能满足而且差很多。主要是在Data Path上，K7布局布线后只需要1.8ns，而K7确需要3.9ns。
求助我应该怎么解决哦？不修改逻辑的话能解决吗？

下图是两个设备布局布线后最差路径的时序报告：7a15t:

7k410t:

hcliang · 发表于 2017-7-21 15:17:19

自顶。。。。。。

冲出藩篱 · 发表于 2017-7-22 06:27:23

楼主，两个芯片的容量和ｐｅｒｆｏｒｍａｎｃｅ差太远了。对于Ａ７，如果整个系统的时钟（ｐｅｒｆｏｒｍａｎｃｅ）要求在２００Ｍ以下，资源利用率在７０％以下，可以试一下，问题不大。
现在看你现在ｒｏｕｔｅ占整个ｄａｔａ　ｐａｔｈ的７０％多，感觉是资源利用率太高了，建议换个大点的芯片，比如ａ７　２００ｔ试一下。