在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1941|回复: 1

[求助] DDR问题,求大神帮忙

[复制链接]
发表于 2017-6-23 09:40:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
问题一:DDR2或者DDR3/4内部为什么只有读的时候有DLL调整,写的时候却没有?看了spec说:Anytime the DLL is enabled (and subsequently reset), 200 clock cycles must occur before a READ command can be issued to allow time for the internal clock to synchronize with the external clock. Failing to wait for synchronization to occur may result in a violation of the tAC or tDQSCK parameters,tAC和tDQSCK分别是DQ相对于CK,DQS相对于CK的偏移,这两个即便是有violation又有什么影响?因为PHY在接收读回来的data的时候,DQS已经经过DLL去抓取data,所以会有什么影响?为什么一定要相对外部的CK做DLL的调整?
难道说写的时候DQS与DQ是中心对齐,所以不需要DLL来调整?
问题二:DMC或者PHY在处理读data的时候,怎么避免不同corner下data回来的早晚问题?比如在跑DDR1866的时候,ck为1.07ns,而不同corner下面,data的偏移可能超过一个cycle,这样的话如何处理?大家有什么建议或者资料推荐一下!!!!万分感谢!!!!!!!!!
 楼主| 发表于 2017-6-27 08:30:35 | 显示全部楼层
回复 1# 郝鑫_IC民工


   求大神!或者大家讨论一下,思维碰撞出啥的。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 20:00 , Processed in 0.016743 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表