CMOS Switch

was336789

我有个CMOS Switch的问题想请教，当clk为high时，开关导通。当clk为low时开关不导通。我模拟出来的结果，在clk为high的确导通，但在clk为low时(红色)，非导通也非不导通。如果是导通那应该与input讯号相同，如果不导通应该就为0，但在clk为low时却有个值约为1.8V，想请教是电路哪个部分出了问题?谢谢

fs_cyl

out加个1k的负载

was336789

回复 2# fs_cyl


谢谢你的答覆,加了一个负载电阻就可以了,那之後我这个Switch用在电路,如Fig3上还需要这个负载电阻吗?

spartan313

根据你sw后面的load 自己调整sw size

fs_cyl

回复 3# was336789


    实际上后级电路就是sw的负载了。需要关注下sw管子的耐压问题。