贴上5行代码，学习新的知识

qiurijian

OBUF
      #(.IOSTANDARD ("HSTL_I"))
     obuf_inst
       (.O          (clk_to_pins_fwd),
        .I          (clk_fwd_out));
1.首先看起来是对IP核的例化，但是ip catalog中搜不到OBUF这么个“ip核”；OBUF是什么东西，原语吗？哪里能找到它的说明文档。
2.#（）看起来是进行引脚配置，感觉又像是约束；哪些内容需要配置，可以配置，什么功能，在哪里看。
OBUF这些东西到底是什么鬼，感觉就是ip核，就是没有图形化的界面进行配置，但可以在代码里直接用，我猜应该是”轻型“的ip核，但是他们的说明在哪里？他们的说明文档在哪里？这些“轻型”的ip核都包含一些什么东西？
希望有人给讲一下，具体一点，不要太抽象。

ever4ever

去看看这个文档吧~希望对你有帮助，另外xilinx官方肯定也有相应的文档。https://wenku.baidu.com/view/e3623a60caaedd3383c4d3e2.html

谁枫而飘

xilinx的原语在设计中用的还是比较多的，altera的原语我就没有用过，资料都没有找到

qiurijian

找了找官方文档，但是不好找，最终没找到。按说应该很好搜的。。。。

huyongwei01

1:这的确是模块的例化，不过这个模块只有xilinx可以认到。在设计的时候俗称“原语”；
2：#（.A(1)）这类语法是对模块内部参数的重载，如果你模块里写了parameter A=10.那么加上重载后，实际的效果是A=1.
3buf是xilinx输出缓冲器，一般用于内部逻辑到器件端口引脚缓冲。可以理解为只要是输出引脚，都会有一个这种缓冲器，单实际你并不需要自己去添加，xilinx会自动添加到最终网表里。
4：这个的文档在相关器件的SelectIO Resources文档里可以找到。
从问题看来，你学习FPGA半年左右。

ly35381785

回复 5# huyongwei01
输出时钟的话好像要加这样一个buffer哦，不然会报错，我最近就遇到了这样的问题。

qiurijian

回复 5# huyongwei01

扎心了，老哥。xilinx学了半年了，以前都是altera。没做过项目，实际没学多少东西。