在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2159|回复: 3

[求助] 请问如何设置quartus的RAM IP,使得用logic cell来搭ram?

[复制链接]
发表于 2017-6-17 16:57:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在由于FPGA ram资源不够用了,想着能不能不够用的用logic cell来实现,但是向导中按钮却是灰色的,不能选。但是ram手册中却说cyclone4可以用logic cell来搭。
请问大家,到底能否用logic cell来搭呢?

FPGA芯片是:EP4CE6F17C8。
ram.png     data.png

谢谢大家。
发表于 2017-6-21 17:06:07 | 显示全部楼层
回复 1# fkl523

上一页的选项选错了,由于是寄存器搭的,所以只能有一组读写端口,如果选择两组读写端口,那是不支持的。
发表于 2017-6-21 17:07:42 | 显示全部楼层
回复 1# fkl523

根本原因是一个寄存器不支持两个clock来trigger
 楼主| 发表于 2017-6-21 19:39:57 | 显示全部楼层
回复 3# harry_hust


   你说的是对的,十分感谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-5 03:30 , Processed in 0.018314 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表