在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2790|回复: 5

[求助] cyclone V altlvds 问题请教

[复制链接]
发表于 2017-6-5 15:04:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位:小弟最近用cyclone v 使用到了lvds接收装置。想请教一下cyclone v 跟cyclone iv的altlvds_rx的使用居然不一致了,想问问使用外部晶振时,rx_enable应该怎么接呢?谢谢了。
还有手册上让连到外部pll的时钟输出端,虽然能编译通过(还没有上板子测试)但完全不知道意义是什么。希望有大神能指点指点,顺便说一下这个IP核使用注意事项呗。

altlvds_rx

altlvds_rx
发表于 2017-6-5 19:27:49 | 显示全部楼层
这里external PLL 是只PLL不和LVDS IP一起例化。这里external PLL还是要使用FPGA内部的不是片外的PLL
 楼主| 发表于 2017-6-6 10:22:54 | 显示全部楼层
回复 2# zhangbinsniper


    对,这点我也理解到了,想问问这个rx_enable应该怎么连接呢?同样连接到pll一个输出上吗?
发表于 2017-6-6 19:39:50 | 显示全部楼层
rx_enable也是用PLL的LVDS模式来控制
 楼主| 发表于 2017-6-7 13:34:12 | 显示全部楼层
回复 4# zhangbinsniper


    就是直接修改pll为LVDS模式吗,连接到pll的output上吗?怎么输出
 楼主| 发表于 2017-7-3 10:40:33 | 显示全部楼层
回复 4# zhangbinsniper


    你好 这个问题能指点一下吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-20 02:11 , Processed in 0.019679 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表