SAR ADC的固定电容和最低有效位电容必须是1:1吗？

ssdd_yy

最近在看高速SAR ADC，读到MTK的chun-cheng liu发表的一篇文章，这是一个混合架构的SAR-ADC，前半段是SAR结构后半段是digital slope结构。按照我的理解，前半段的SAR在工作的时候，后半段全部的digital slope电容都作为SAR的固定电容（C-dummy）使用，因此digital slope的电容总和应该等于SAR的LSB电容，可是这篇文章的给出digital slope电容总和是SAR LSB电容的四倍，所以我就搞不懂了，这样一来SAR的每一位的量化电压就不是（1/2^n）了啊（不考虑文章中的电容重排列），按照文章中的比例，假设输入电压时满量程，在SAR部分全部量化完毕后，剩余电压应该是(1+31)/(128+31)=0.201*vref，可是文中明确说了量化后的电压是vref/128。不知哪位大神看懂了麻烦给小弟解惑，谢谢。
A 0.35mW 12b 100MSs SAR-Assisted Digital Slope ADC in 28nm CMOS.pdf (1.49 MB, 下载次数: 107 )

2017-5-12 16:43 上传

点击文件名下载附件

sneitia

电容是非二进制序列，提高速度

ssdd_yy

回复 2# sneitia


   这个我知道，也看懂了，但我说的是文中的digital slopeADC的总电容是SAR最低有效位电容的4倍，这个digital slope总电容应该是作为SAR固定电容用的，应该是和SAR最低有效位电容相等的呀，麻烦您继续帮我看一下，谢谢。

sohubjb

因为sar adc和fine adc有2 bit redundancy, 所以fine adc要有32个unit，这两redundancy为8unit和16 unit，故总电容需要8+8+16=32 unit

至于如何处理redundancy，自己想想吧

ssdd_yy

回复 4# sohubjb


    非常感谢大神，看来还是我功力不够，我会认真参详几天，过几天如果还想不通希望大神不吝赐教。

jeffej

SAR ADC的固定电容和最低有效位电容必须是1:1吗

hehuachangkai

看看先

wushangkeji

多谢分享。。

冰凌晶体

楼主应该早就搞清楚这个了吧？能否在帖子里在说说这个是怎么回事呢？

xlfeng

kankan