p+ 衬底的问题

ic_shuo · 发表于 2016-5-21 22:40:59

回复 10# tiamo1222

最近接触的项目都是只有一种gnd的，在这种情况下如果加屏蔽线的话不可避免的导致时钟信号和模拟信号的屏蔽线接到同一gnd这种情况下怎么避免他们的相互干扰呢，还是不加屏蔽线直接拉大space?

tiamo1222 · 发表于 2016-5-23 19:46:24

回复 11# ic_shuo

可能我没说清楚，我说的是时钟和模拟信号不要共用一条屏蔽线，而不是不能共用接同电位gnd的屏蔽线。如果时钟和模拟信号一定要并行，可以给时钟信号和模拟信号分别用不同的屏蔽线屏蔽<两条信号线之间不要只有一条屏蔽线>，同时适当拉大两者的space。如果空间实在不够，建议拉大space。如果有条件的话建议抽下RC run下后仿真。

ic_shuo · 发表于 2016-5-24 15:03:46

回复 12# tiamo1222

谢谢您

hangji85 · 发表于 2016-6-2 13:01:08

说的好详细，学习了。

skk9108 · 发表于 2017-5-12 08:46:11

回复 12# tiamo1222

想问一下，是否在大工艺中能允许模拟线和信号线公用一条屏蔽线的情况？最近在做的项目中就是之间走了一根屏蔽线，影响很大吗

hahalucky · 发表于 2017-5-12 13:13:25

小富人，PTAP和PSUB有什么区别？谢谢！！

@@@12 · 发表于 2017-5-13 09:44:18

回复 2# tiamo1222

劳驾 PTAP，啥意识呢？俺是新手，有点不懂

tiamo1222 · 发表于 2017-5-13 11:45:13

回复 17# @@@12

PTAP就是P注入的衬底呀，就是Psub所接的电位，也就是NMOS的bulk端。
NTAP是NW电位，是PMOS的bulk。

tiamo1222 · 发表于 2017-5-13 11:55:52

回复 15# skk9108

并不会影响很大，一般屏蔽线接的电位足够稳定，那么CLK的变动就不会让屏蔽线电位出现较大浮动，从而也不会耦合到模拟信号中去。如果屏蔽线是不稳定电位，比如接的Ground（Power也是可以的）不够充分，那么就有可能会因为CLK的高速变化导致屏蔽线电位变化，从而再将该变化引入到模拟信号中。
说白了，耦合电容的影响其实就是电荷能不能及时补充的问题。如果屏蔽线电位足够稳定，电荷可以即时补充，那么屏蔽线和clk的耦合电容带来的影响就是让clk变慢。。。

tiamo1222 · 发表于 2017-5-13 12:00:19

回复 16# hahalucky

PSUB是晶圆的P+衬底，和NW是同一属性，特点是电阻比较大。PTAP是P+有源区，和S/D同一属性，电阻比较小。
所以为了将PSUB和NW这两个衬底电位更好的连接到Ground/Power，Psub和Nwell分别通过P+AA和N+AA来实现。关于电阻的比较可以去看任意工艺的WELL电阻和扩散电阻，一般都相差一定的数量级。

[求助] p+ 衬底的问题

站长推荐 /2