FPGA通过SRIO和DSP通信

18392130777 · 发表于 2017-5-3 13:03:36

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

现在我正在调试FPGA，通过SRIO给DSP发送数据，发送了128次事务（一次事务256B），当时DSP端只能收到36次事务，本想着128次事务之后给出门铃中断，现在根本进行不到那一步，但是FPGA通过chipscope抓取数据，ireq_data一直都有啊，DSP端就是只收到一部分数据包，这究竟是为何呢？急求！！！多谢

火星撞地球 · 发表于 2017-5-3 15:07:20

回复 1# 18392130777

你好，请问你是FPGA作为主设备向DSP发数据吗？

zhangbinsniper · 发表于 2017-5-3 19:18:13

如果物理层没有堵塞，应该是逻辑层超时。

qiurijian · 发表于 2017-5-5 15:10:46

楼主,方便看一下您的fpga的控制代码吗？我看了好久的srio了，example design代码始终看不太懂，读起来太费劲了。我的邮箱shijiefei2012@163.com

18392130777 · 发表于 2017-5-9 23:50:42

回复 2# 火星撞地球

问题已经解决，多谢

iter_1 · 发表于 2017-5-16 14:53:02

回复 5# 18392130777

什么问题分享一下啊

[求助] FPGA通过SRIO和DSP通信

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1