PLL锁定问题

icuser_zhul · 发表于 2017-4-18 10:00:39

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

上图是二型锁相环Icp=100u，Kvco=400M/V，带宽Fc=2.2M，相位裕度PM=60°左右，参考频率Fref=75M，输出频率预计2.4G，32分频，采用LC_VCO的PLL控制电压的曲线。
很疑惑在为什么设置控制电压初始值为0.1V的情况下，控制电压会快速上升至0.6v左右（当控制电压为0.6V时，VCO的震荡频率在2.2G左右），而采用环形VCO时就不会出现这样的情况。
还有为什么在1.6us时，控制电压开始不断上升？
麻烦大家抽空看看，给点建议，谢谢！

icuser_zhul · 发表于 2017-4-18 10:01:29

回复 1# icuser_zhul

icuser_zhul · 发表于 2017-4-18 16:38:55

等待回复中

knockknock · 发表于 2017-4-18 19:13:03

回复 3# icuser_zhul

捕获1.JPG

用LZ的参数算一下，相位裕度没LZ说的那么高

先不说第二张，第一张图就很不正常，正常PLL锁定后vctrl不会有几十mV的ripple，最好检查下哪里出问题了，比如VCO的kickback太严重

icuser_zhul · 发表于 2017-4-18 19:22:22

回复 4# knockknock

感谢你的回答，请问减少kickback的方法一般是什么呢，还有你是用的什么软件算带宽和相位裕度的呀？谢谢~

icuser_zhul · 发表于 2017-4-18 19:52:56

回复 4# knockknock

还有请问开始时控制电压为什么会迅速从0.1v上升至0.6V呀，这个问题我怎么都弄不明白，换成环形VCO过后就不会出现这种问题。
谢谢~

knockknock · 发表于 2017-4-18 20:05:22

回复 5# icuser_zhul
设计PLL环路参数有很多软件，搜索下这个网站就有。我用的是这个http://bbs.eetop.cn/thread-359781-1-1.html
软件里计算参数的推导可以看这个

Passive_FilterDesign_for_Charge_Pump_PLLs_AN-1001.pdf (183.23 KB, 下载次数: 52 )

最好先定位你的问题在哪，如果是kick-back的话，可以把2阶LPF改成3阶LPF，相当于增加隔离电阻，另外就是减小导致kick-back的耦合电容。

icuser_zhul · 发表于 2017-4-18 20:36:46

回复 7# knockknock

非常感谢，我先去找找问题具体出在哪里，再次感谢你的指教~

alex_2012 · 发表于 2019-11-6 13:26:30

Very useful tool for PLL behavioral simulation.
Nice to take a look

摩卡咖啡 · 发表于 2020-5-27 22:09:09

这个推荐可以看看

[讨论] PLL锁定问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2