求助低压电路的ESD设计

yylei · 发表于 2017-4-5 17:22:28

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

有个疑问求助一下，core电压1.2V，IO电压3.3V。如果有一个1.2V 器件设计的模块信号需要引出，比如反相器，那么ESD怎么设计比较好呢？
我的想法是：
1. 采用1.2V NMOS 做GGNMOS，或者加上1.2V PMOS对电源（可选）。
2. 采用1.2V pdiode和ndiode，对1.2V的VDD和VSS， VDD和VSS有1.2V的clamp。
可是上面两个电路都有一个问题，高温时待机漏电流太大，因为1.2V器件的漏电比较明显，不管什么工艺应该不会有太大差异。
而实际要求待机功耗<1uA，本来是够的，加上IO的漏电流肯定超了。
有没有比较好的方案，比如采用3.3V的器件设计呢？