关于candence中VerilogA-Editor的使用问题

susan_nwpu · 发表于 2013-12-27 15:43:47

您需要登录才可以下载或查看，没有账号？注册

x

看到网上说新建一个cell在tool中选择VerilogA—Editor，选OK后就可以直接弹出向导对话框，可是我怎么试都是直接进入Vi的编辑界面，不知道要如何设置一下才可以进入向导呢？

wind2000sp3 · 发表于 2013-12-27 17:57:05

到了vi编辑界面不就好了么？定义好port后编译成功就能自动生成Symbol。

victor0o0 · 发表于 2013-12-27 18:03:46

难道不应该是出VI编辑器吗...

susan_nwpu · 发表于 2013-12-29 20:52:59

不应该是有向导的吗？有很多模块不是有已经例子，只要填写参数可以自动生成相应的代码的吗

ericking0 · 发表于 2013-12-30 19:00:07

回复 4# susan_nwpu

那好像是cadence的另外一个组件，但是忘了是什么名字了。

ably · 发表于 2014-4-9 18:38:18

回复 4# susan_nwpu

您好，可以详细说下是什么么？想用~

uestc_cjh · 发表于 2014-8-9 20:03:05

是model writer 可以直接填参数

muyunke · 发表于 2017-1-10 10:15:41

新建cellview，选着verilog—A editor，编辑页面已经有开头的路径部分，接着补充定义模块名及后面的port，参数，变量和analog行为描述。i是编辑，写完后Esc退出，然后：wq就自动保存并生成symbol了

星辰0000 · 发表于 2019-3-13 16:51:09

回复 8# muyunke
谢谢分享，受用了

[求助] 关于candence中VerilogA-Editor的使用问题