请教一些comparator 的知识：offset,hysteresis,propagation delay time

qianchangzhihun

Hi, everyone.
Could anyone help to give a discussion about comparator offset, propagation delay, and hysteresis related to comparator design?

1. Offset is defined as the input difference when the output changes at the comparator input difference becomes larger than zero.

2. The propagation delay is defined as the average of rising propagation delay time and falling propagation delay time. The rising or falling propagation time is the time difference between the mid-value between VOH and VOL and the mid-value between VIH and VIL when applying a step input signal to one node and keeping the other input node in VCM. And the propagation delay is positive proportional of input difference. If the step value is larger than the comparator resolution, the propagation time becomes smaller without slew rate limitation.

3. The hysteresis is defined the difference between two different input threshold voltages, Vtrip+ and Vtrip- in a noisy environment.

qianchangzhihun

关于comparator hysteresis 的仿真，是给输入提供一个ramp 信号。
然后查看output 什么时候跳变。

在仿真中发现，如果这个ramp信号的斜率变化的快慢是会影响跳变的那个output 值的。

有谁可以解释一下吗？多谢

tang66521

我仿真的时候是减小ramp信号的斜率，直到影响输出跳变的输入值不变，此时输入值才定为hysteresis，这样可以避免系统失调之类的影响吧

zy_gu@163.com

仿真环境的设置很重要，你必须排除其他效应的干扰。根据你的问题，如果ramp太快，那么电路本身的propagation delay会使得你得到的Vtrip点发生一个偏移。所以如楼上所示，你的ramp慢一点仿真结果会更准确

qianchangzhihun

回复 3# tang66521


    仿真的时候的offset是systematic offset.
    random offset是需要跑Monte Carlo才能测到。

    我困惑的是，systematic offset对hysteresis有影响吗？

qianchangzhihun

回复 4# zy_gu@163.com


    谢谢。
    你说的很对。 ramp需要很慢。 才能够测到真实的vtrip。那么这个vtrip跟systematic offset又是什么关系呢？在测，systematic offset的时候，我们是在DC sweep analysis中测得的。可我感觉他跟这个vtrip是一个意思。我理解的对吗？

    那么如果comparator的输入是一个ramp信号，ramp斜率的大小影响着输入的trip point，而且受到propagation delay 和hysteresis参数的影响. 对吗？

zy_gu@163.com

所有的这些指标都是用来表征comparator的某一个方面的性能。在comparator的实际应用中，你所说的offset，迟滞，翻转点是要综合起来考虑，是否可以满足你的应用需求。但是作为comparator的设计者，你必须按照这些参数的定义分别给出数据，方便应用人员使用你的comparator。系统失调和迟滞翻转电平是2个概念，再重复一遍，仿真环境的设置很重要，你必须排除其他效应的干扰。做offset仿真检查的是电路内部晶体管的总贡献，而如果没有特殊结构，是不存在迟滞效应的。如果你加了额外的迟滞电路，那迟滞仿真主要评估的是这块电路给整个comparator带来的改变。

qianchangzhihun

回复 7# zy_gu@163.com


   
多谢。
答案很有帮助。

hszgl

仿hysteresis为什么跑ramp？
跑dc啊。

qianchangzhihun

回复 9# hszgl


    DC 仿offset 和hystersis，和用很慢的ramp input应该都可以吧。