在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6516|回复: 12

[讨论] PLL中vco,CP的电源敏感曲线仿真

[复制链接]
发表于 2016-11-17 20:02:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人想仿真一下环形振荡器和电荷泵的电源噪声敏感曲线,就是VDD上的噪声在二者的输出端的影响,应该会有一顶的抑制作用。但是我只知道需要PSS+PAC联合仿真,具体设置参照自己找的资料设置了一下,出来的结果很离谱。。。跟论文上提供的图完全不一样。请教下做过的同学。先行李谢过啦啦啦啦啦我的仿真电路图如下: pac.png
 楼主| 发表于 2016-11-17 20:04:12 | 显示全部楼层
PAC仿真设置如下: pacshezhi.png
 楼主| 发表于 2016-11-17 20:06:01 | 显示全部楼层
PSS设置如下:
pss.png
 楼主| 发表于 2016-11-17 20:07:14 | 显示全部楼层
问下做过的大虾。我这些设置都对吗?还有什么设置的地方没注意到。谢谢
发表于 2016-11-18 08:45:00 | 显示全部楼层
建议用pxf  sampled. 不过你single-end vco本来就没什么psrr,还能离谱到哪儿去?
 楼主| 发表于 2016-11-18 09:37:29 | 显示全部楼层
回复 5# daxigua179
我用的VCO 延时单元是下面的结构,三级延时单元串联,一级反向,应该不是单端的VCO。
其电源噪声抑制比应该是小于零的吧?我觉得我的仿真有问题,可能是PAC什么的设置不对


delay——cell.png
发表于 2016-11-18 14:27:36 | 显示全部楼层
你的第一个图里面只有一个输出,有双转单?
PAC也要设置成sampled才会找到合适的点。你的结果有除edge rate吗?
 楼主| 发表于 2016-11-19 18:09:00 | 显示全部楼层
回复 7# daxigua179

PAC结果.png pss.png pac.png
   按照你给我的指导,将PAC 设置成这样,上面三张图是PAC仿真的结果,PSS和PAC 的设置。结果已经达到-120DB左右,应该是不对的。麻烦你帮我看下还有什么设置不对的地方?请直接指出。谢过
 楼主| 发表于 2016-11-19 18:11:02 | 显示全部楼层
还有一个问题,就是我PAC中,我设置的跑的频率范围是1M-1G,为何PAC跑到14M就停了?

以前没用过这个仿真,差的太多
 楼主| 发表于 2016-11-19 18:15:05 | 显示全部楼层
回复 8# 在爬的小蜗牛


这个是我PAC设置的信号源,采用的vsin,请过目哈
vsin.png
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 07:04 , Processed in 0.022592 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表