在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4741|回复: 10

[原创] 关于divider的noise与jitter的转换

[复制链接]
发表于 2016-9-22 17:20:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

在 ken kundert 的“Predicting the Phase Noise and Jitter of PLL-Based Frequency Synthesizers”一文对PLL中各模块的noise和jitter进行了分析,其中对VOC输出的clock经过Divider的信号,divider的输入和输出时钟的jitter和noise有如下的关系:



捕获3.PNG

但是,根据jitter与phase noise的转换公式

                                                            


捕获2.PNG



不知道是哪里有问题!请高手指教





捕获.PNG
 楼主| 发表于 2016-9-22 17:21:53 | 显示全部楼层
不好意思,附件里的图弄错了,忽略它
 楼主| 发表于 2016-9-23 10:20:26 | 显示全部楼层
哪位大侠帮忙看看啊
 楼主| 发表于 2016-9-27 10:42:47 | 显示全部楼层
静等高人指点
发表于 2016-10-31 21:55:19 | 显示全部楼层
你这个里边Jper是period jitter还是phase jitter?要是period jitter公式好像有点问题吧
发表于 2016-11-1 14:13:49 | 显示全部楼层
若是Phase jitter,确实分频后RMS jitter不变。
发表于 2016-11-3 11:33:15 | 显示全部楼层
回复 1# williamy

2分频后,jitter不变,T加倍,Phase Noise降低6dB.理想上,分频器应该对jitter没有影响。




对于白噪声产生的far offset frequency phase noise, /2-->phase noise下降3dB。
对于低频电压噪声产生 near offset frequency phase noise, /2--> phase noise下降6dB。
 楼主| 发表于 2016-11-4 17:27:57 | 显示全部楼层
各位大侠,Jper是phase jitter
 楼主| 发表于 2016-11-4 17:30:29 | 显示全部楼层
回复 7# idaidayou
从电路分析,如果输入源没有jitter积累,synchronize divider之后的时钟,其jitter应该不变。如果divider的输入为VCO的输出,那么jitter应该有积累,但是从公式推导得到的结论不对,不知道是哪里出问题了。
发表于 2016-11-4 19:09:50 | 显示全部楼层
回复 9# williamy


   根号N关系的公式说的是period jitter吧,后面推导用的公式是phase jitter 1.PNG
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-3 15:56 , Processed in 0.022825 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表