PLL中电源regulator的设计，问题求解

在爬的小蜗牛 · 发表于 2016-10-7 10:43:28

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由在爬的小蜗牛于 2016-10-7 10:45 编辑

各位高手，我最近在仿真一个应用在PLL中的LDO，但是AC仿真结果很奇怪，仿真结果和电路图附上，大神帮忙看看，请大家指点一二, 还有个问题，瞬态仿真的结果显示运放的输出是1.1V，这个地方应该有问题吧？运放1.1V的输出，直接导致功率管工作在截止区。我的整体电路连接有问题吗？仿真下来就是感觉不对，请各位帮忙看看，不吝赐教

regulator的AC仿真结果

在爬的小蜗牛 · 发表于 2016-10-7 11:12:16

再问一个问题，
AC仿真结果的相位裕度怎么会在刚开始为0呢？

zixin1hao · 发表于 2016-10-8 21:48:53

回复 1# 在爬的小蜗牛

放大器输入的IN+/IN-标反了，电路根本没工作

在爬的小蜗牛 · 发表于 2016-10-9 15:22:49

回复 3# zixin1hao

三克油，试了下，确实反了

PLL中电源regulator的设计，问题求解

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2