求助：关于altera DDR2 uniPHY ip仿真发现时间参数违规

神奇的海螺 · 发表于 2016-9-27 15:47:34

您需要登录才可以下载或查看，没有账号？注册

x

如题，DDR2 uniPHY ip中我设置了上电初始化过程中两次刷新命令的间隔tRFC为195ns(datasheet上min为127.5)，但仿真时两次刷新间隔始终是80几ns，换成127.5也是80几ns，调大tRFC也没用。当然最终初始化却是报成功的求各位前辈指点下。

neoitachi · 发表于 2016-9-27 20:15:22

你仿真带延时模型了吗？你确定你是后仿真？不会是功能仿真吧。一般情况下，我们只用modelsim看功能，时序问题交给STA工具。

神奇的海螺 · 发表于 2016-9-27 21:11:27

回复 2# neoitachi

是功能仿真，后仿好像做不了，一方面是我用altera调modelsim后仿，报有个估计综合后的单元找不到（FPGA库单元，不是我的模块），二是如下图所示，Altera的ip手册提示uniPHY只能进行功能仿真。

ever4ever · 发表于 2016-9-28 16:17:19

有QQ或者邮箱交流么？

神奇的海螺 · 发表于 2016-9-29 17:32:53

回复 4# ever4ever
已发短消息

[求助] 求助：关于altera DDR2 uniPHY ip仿真发现时间参数违规