unbalanced smashed mosfets were matched

gongsidi@126.co

在做lvs时，Comparison Result 结果正确， 但是出现一个warning：unbalanced smashed mosfets were matched
求教，这是什么原因造成的？如何改进？

gongsidi@126.co

顶一下

icfbicfb

ignore

这个估计90%的lvs都有这个问题，看多了就习惯了

fenger2038

这个问题你解掉了没有？怎么解的？

小兔图

我也有同样的疑问？能否帮组一下？

tuohong

我之前查过这个warning的解释，印象中大概的意思就是，电路和layout上各自标记的器件数目不一致，但是总W/L对的上，举个例子就是：
电路上用W/L=10um/10um的的两个MOS管并联，layout用W/L=5um/10um的四个MOS管并联，这样得到的总的宽长比都是W/L=20um/10um。
如果lvs时允许reduce parallel MOS管（实际项目基本都是允许的），LVS是肯定能通过的，但是report文件同时会用这个warning提醒你，电路和layout上的器件个数是不一样的哦（电路上是2个器件，layout是4个器件）。

以上是我之前查过的，不是很确定是不是这个意思了，有兴趣的朋友可以自己找一下解释，忘记是svrf还是user guide了，应该就是这两个文件之一。

reduce parallel MOS会影响到这个warning是我猜测的，感兴趣的同学可以验证一下是不是这么回事儿。

楚卓清

回复 6# tuohong


   应该是finger和multiplier混乱照成的，比如schematic中multiplier=4，版图中合并了OD变成finger=4。当然这种做法没有任何问题，所以LVS结果只报warning。

tuohong

回复 7# 楚卓清

谢谢提醒，我去看了一下，发现这个情形体现的是在电路上的symbol调用的个数上，而不是调symbol填写参数的m数值上。

楚卓清

回复 8# tuohong


  没错，当schematic两个器件各端接的完全相同，且其中有器件的M或者finger不为1时，便会出现这个warning。原因应该是schematic对应器件不是唯一时，LVS无法reduce该器件，layout中器件总数便与schematic不相同了。

tuohong

回复 9# 楚卓清

嗯嗯，不过reduce本身没有问题，我去验证了一下，发现即使在lvs report里面，source和layout最终reduce结果一样，也会在某些情况下出现这个warning。感觉更像是比较source里面调用symbol个数和layout中独立的器件个数的比较。而且其中symbol的个数要大于1。