pipeline会被sar和sigma delta取代吗

dashezhixue · 发表于 2016-8-31 21:43:27

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近看了看ISSCC文章，貌似随着工艺的进步，sar和sigma delta的速度也上来了，那pipeline是不是会慢慢消失啊。求有经验的前辈来谈谈

dashezhixue · 发表于 2016-9-1 13:43:33

没人来发表一下意见吗

billlin · 发表于 2016-9-1 18:12:03

個人觀點:
目前ISSCC Very High Speed Conversion Rate SAR ADC 都是用先進製程(<90nm)才能做到的,
而且100MHz Conversion Rate , 12-bit , 就要一個 1.4GHz的Clock ,
1.4GHz Clock is generated by PLL,對PLL IP來說也不容易,
而且1.4GHz PLL jitter又要小,不然 ADC SNR 會下降.
但ISSCC 都不說ADC Clock要從何而來(PLL),
因為他們在量測ADC時,
Clock都用非常貴的儀器來外灌的(RF Synthesis).

如果是0.13um/0.18um/0.25um/0.35um等成熟製程,
要用SAR ADC做到100MHz Conversion Rate , 12-bit 會非常辛苦.
所以要在Process Technology >90nm以上實現100MHz,12/14-bit還是會用Pipelined ADC比較好實現.
PS : 100MHz Pipelined ADC 只需100MHz的 Clock Source.

vdslafe · 发表于 2016-9-1 21:59:23

回复 3# billlin

async SAR 好像不需要高速时钟？

billlin · 发表于 2016-9-2 09:21:19

是的,Async SAR 不需要高速时钟,
但是內部還是要自己跑1.4GHz的Clock,
1.4GHz 一個週期period=0.7nsec,
只有0.13um製程以下的logic gate可以Run在<0.7nsec的Period.

sanlm · 发表于 2016-9-2 13:28:37

impossible

dashezhixue · 发表于 2016-9-3 14:35:33

回复 5# billlin

感谢大牛，确实觉得新工艺使得SAR变得越来越快，而且集成度和功耗也会好一些，还有连续时间sigma delta都是越来越快。不过感觉高速高精度pipeline用.18um就可以实现，成本更低

mingyangai · 发表于 2016-9-3 16:09:10

SAR and SD are more popular now

jake_don · 发表于 2016-9-3 16:21:23

高速sar的片上buffer也不好做

dashezhixue · 发表于 2016-9-3 18:54:25

回复 9# jake_don

是么，最近调研看的，可能都是为了发文章，感觉性能都很叼

[讨论] pipeline会被sar和sigma delta取代吗

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2