设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 流水线ADC采样频率降低再提高性能变好是什么意思？ ...
返回列表 发新帖
查看: 3300|回复: 6

[求助] 流水线ADC采样频率降低再提高性能变好是什么意思？

[复制链接]
pinkzs88
发表于 2016-8-12 16:47:21 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
各位大牛，我现在在测试一个16位100MSPS的流水线ADC,测试情况如下：采样时钟给100MSPS，性能很差，基本上功能都不对；将采样频率降为3MSPS，ADC性能变好，然后不断电，直接将时钟升到100M，ADC性能变得很好，SNR=74dB…电路分析了将近一个月了，还没找到原因，求各位大神给提供点思路吧
SNR, 测试, 流水线ADC

相关帖子
回复

举报

bright_pan
发表于 2016-8-12 17:02:15 | 显示全部楼层
会不会是后面的那个进位电路逻辑直接上电状态不对，比如DFF是否是标准的？
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

adcer
发表于 2016-8-13 16:43:46 | 显示全部楼层
回复 1# pinkzs88


   谁设计的adc？数字校正后台还是factory？
回复 支持 反对

举报

adcer
发表于 2016-8-13 16:43:46 | 显示全部楼层
回复 1# pinkzs88


   谁设计的adc？数字校正后台还是factory？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

pinkzs88
 楼主| 发表于 2016-8-14 23:29:20 | 显示全部楼层
回复 4# adcer factory
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

pinkzs88
 楼主| 发表于 2016-8-14 23:31:06 | 显示全部楼层
回复 2# bright_pan
麻烦能说具体点吗？DFF就是很普通的结构，开始也怀疑过这个地方，但是感觉可能性不大
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

xuriver2012
发表于 2016-8-30 09:14:57 | 显示全部楼层
认为同电路的时序逻辑相关
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 10:49 , Processed in 0.019380 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表