利用cadence进行电路设计后仿真

kangnaixin · 发表于 2016-7-11 17:14:50

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各路大神请教一下我用cadence进行后仿进行PEX的时候总是提示错误提示页面如下图所示请问这是什么原因呢（已经通过了DRC、LVS检查）捕获.PNG

liuycto · 发表于 2016-7-12 10:20:24

应该是pex rule有问题。

kangnaixin · 发表于 2016-7-14 23:48:06

回复 2# liuycto

谢谢你第一次发帖子真的有人理我哎呀好开心

kangnaixin · 发表于 2016-7-14 23:52:41

这个问题已经被可爱的小伙伴解决了改了两个地方一个是存放电路的文件夹里面又出现了cdsclk文件把它删掉了（schematic symbol latout里面可能都会有）另外是自己建立的存放结果的空文件夹runpex放置的位置应该与放置测试文件的文件夹CALIBRE放在一个文件夹里面改了这两个地方以后就没有出现上述错误提示了与君共享

seraph150 · 发表于 2016-7-18 22:05:19

楼主厉害加油加油

kangnaixin · 发表于 2016-7-20 18:53:27

回复 5# seraph150

哎呀哪有哈哈谢谢

[原创] 利用cadence进行电路设计后仿真

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2



EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！