在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: wang1991

[求助] 各位PLL的大神,帮忙分析下我仿的几个曲线

[复制链接]
 楼主| 发表于 2016-7-15 15:22:16 | 显示全部楼层
回复 9# xuriver2012


   有死区的比较好吗,我怎么看到好多文章的努力是去消除死区的呢
 楼主| 发表于 2016-7-15 15:24:06 | 显示全部楼层
回复 10# 1261015620


   有道理,如果稳定后稳态相差比较大和那些因素相关呢
发表于 2016-7-15 15:28:04 | 显示全部楼层
纹波的大小与filter的两个电容有关系。PFD需要一定时间的死区,这样能避免up/dn脉冲太短不能打开PC的开关。
发表于 2016-7-15 15:33:58 | 显示全部楼层
tran的step是多大?VCO输出的tran jitter有多大?
如果足够小,那么不用管
发表于 2016-7-15 15:55:21 | 显示全部楼层
回复 12# wang1991


   PFD的延迟大小要足以消除死区,而且CP的充放电电流要尽量匹配
 楼主| 发表于 2016-7-15 19:14:22 | 显示全部楼层
回复 13# williamy


   我觉得你说得是不是有点问题,应该是PFD要有一定的延时来消除死区,保证电荷泵能打开,而不是说要有一定的死区时间吧
 楼主| 发表于 2016-7-15 19:16:59 | 显示全部楼层
回复 14# tayo134

TRAN的maxstep是100p,tran仿真用eye diagram 看的是254ps,好像还挺大的
 楼主| 发表于 2016-7-15 19:20:16 | 显示全部楼层
回复 15# 1261015620


   我不知道怎样看延时是不是比我的死区时间大,如果说我CP的两个开关打开的速度不一样,是不是也会造成稳态相位差较大呢?谢谢您
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 02:45 , Processed in 0.021204 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表