减少阻抗的问题

ic_shuo · 发表于 2016-6-29 13:10:59

回复 9# Snowy2016

您说得“打坏”是指什么呢？是指电流太大而造成的把metal冲击坏掉吗？

存在感 · 发表于 2016-7-1 18:01:40

一般来说，IO的连线不太建议用太多层metal叠加来增加total的宽度，因为ESD是很快速的，它不一定会在各层金属 ...
Snowy2016 发表于 2016-6-29 09:09

登录/注册后可看大图

线与线间打上密密麻麻的的孔呢········

Snowy2016 · 发表于 2016-7-4 12:05:58

回复 11# ic_shuo

打ESD出问题~~

Snowy2016 · 发表于 2016-7-4 12:09:40

回复 12# 存在感

打孔使他们并联起来应该会有些作用，但是IO的部分contact、via太密集，可能会导致局部R太小，电流会不均匀哦！并且最好将相邻两层的contact/via（比如via1和via2）错开，不要overlap。

[求助] 减少阻抗的问题