verilog 语法问题

Zzm514 · 发表于 2016-6-3 01:05:36

您需要登录才可以下载或查看，没有账号？注册

x

assignspi_clk_gen = clk_divide[divide_factor];语句中

clk_divide[divide_factor] 是什么意思？

中括号里能直接写吗？

orlye · 发表于 2016-6-3 08:36:27

就是总线的第几bit啊，可以直接写。

zombes · 发表于 2016-6-5 13:35:25

可以直接写，但综合时可能会多消耗资源，慎重

zzzsss1234 · 发表于 2016-6-5 23:23:32

Factor是数字或变量
比如【2】，【1：0】，【8+，0】从零开始，共8位。

z_alon · 发表于 2016-6-6 12:34:31

回复 1# Zzm514

麻烦问题能不能描述清楚一点？

大暑 · 发表于 2016-6-6 16:35:36

clk_divide是分频或倍频的时钟,[divide_factor]是clk_divide的第几位。括号中可以直接写数字

[求助] verilog 语法问题