关于delta-sigma 调制后接 滤波器的问题

尹风

大家好，现在在做一个输出可调的基准电路，调节的精度要求比较高，而且 片上刚好有一块高频时钟部分，所以想用一个delta-sigma模块实现调节。外部给数字的控制字。就想问下这块后面的滤波器怎么做？delta-sigma 的高频量化噪声是需要被滤除的吧？

电路贴了图，有点像 DAC 的感觉，但是这边数字控制字是一定时间内不变的，不知道滤波器的截至频率该由什么确定？(delta-sigma DAC 中是得<0.5fin吧)

电路说明

vdslafe

是和dac 差不多意思。
设在quantizaiton noise << thermal noise 的点。

尹风

回复 2# vdslafe


不好意思，还是有点不大清楚。具体到图里的电路中，该怎么做？

vdslafe

回复 3# 尹风


    用个RC 滤波器放在基准输出。

尹风

回复 4# vdslafe


    是的，我也是这么做的(图上已画出)。因为delta-sigma是一阶的，我用了两阶的RC来滤波,滤波器的-3dB约等于 0.5倍的调制器时钟频率，不知道这种做法是否正确？
    还有，这样做出来输出端还是有明显的纹波，我又加了一阶RC且用大电容后挺平滑了，加了这些后有个问题：输出基准值还能和理论上结果相同吗（理论上 应该符合 控制字 与 2^n 的比例关系吧）?

vdslafe

回复 5# 尹风


    你好像要找些sigma-delta dac 的资料来看看。 把rc filter 的频率设在高速时钟附近，基本上没啥用。 3db 带宽够低的话，一阶filter 也够用。你可以看输出的fft

输出平均值和你的控制代码肯定能对上。要不电路就做错了

尹风

回复 6# vdslafe


    OK,多谢你的回复，实在是帮了大忙

woodhorse

滤波器的截至频率由系统的过采样率OSR决定。即截止频率 wc=fin/OSR。
另外要效果好，最好提高阶数。

尹风

回复 8# woodhorse

      
      你好，我这里外部给的控制字几乎是固定的、静态的(只在需要调节的时候改变一下控制字)，不知道这个 OSR 该如何衡量？(OSC是指 采样频率比信号带宽 吧，这个好像没有 信号带宽 的概念？难道是DC?)
      
      另外，感谢你的回答，直接说到我想问什么。

vdslafe

回复 8# woodhorse


    你这个是做 ad的思路。 dac 一般不这么搞