设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 数据传递

返回列表发新帖

查看: 2191|回复: 6

[求助] 数据传递

发表于 2016-5-12 15:23:21 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由风起云涌66 于 2016-5-13 09:07 编辑

输入数据HDMIR0_D经过一系列的传递，得到输出数据HDMIT0_D.除了CO_HDMIR_D,CO_HDMIT_D，其他各步之间的传递都是明确的赋值过程（例如r_hdmit0_d <= r_c0_hdmit_d_3d），
而CO_HDMIR_D,CO_HDMIT_D之间是通过下图中的程序传递信息的。
我不明白的是，为啥括号里面啥都没有就能传递信息呢？请大神帮忙解决，谢谢！

HLDU]TBI@9~ZG%RVZNWP)O3.png

相关帖子

回复

使用道具举报

发表于 2016-5-12 15:26:22 | 显示全部楼层

你一定看错了，要不你仿真的库没有重新编译，和代码对应不上。

回复支持反对

使用道具举报

发表于 2016-5-12 16:36:44 | 显示全部楼层

是不是systemverilog 写的？貌似systemverilog 端口名和信号名完全一样的时候可以省略，如果一个模块内全都一样都可以直接用一个 .* 全省了

回复支持反对

使用道具举报

楼主| 发表于 2016-5-13 08:53:27 | 显示全部楼层

回复 3# vigorkylin

是在ISE上用Verilog写的

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

楼主| 发表于 2016-5-13 08:57:05 | 显示全部楼层

回复 2# yaya126

初学者一枚，不是太明白你的意思，能说详细一点吗 PS：在ISE上用Verilog写的

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-5-13 09:00:03 | 显示全部楼层

回复 4# 风起云涌66

verilog时不能省的，那我也不知道为啥了。不过我看注释有个“IF” ，估计是interface的意思，而interface是systemverilog里的概念

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

楼主| 发表于 2016-5-13 09:05:53 | 显示全部楼层

回复 6# vigorkylin

好的，我再查一下IF。谢谢！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-18 01:06 , Processed in 0.018105 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表