FPGA跨时钟相位对齐问题

zhangbinsniper · 发表于 2016-4-30 22:10:41

你是要用算法控制LDO的输出么？FPGA输出的控制结果与定点化的平台是否一致

yangqingbo · 发表于 2016-5-1 14:45:12

值得一看看，那就看看

atomdust · 发表于 2016-5-3 14:25:21

回复 11# zhangbinsniper

FPGA输出pwm信号，通过调整pwm信号的占空比，控制DCDC开关管的打开和关闭时间，以达到精确跟踪控制电源输出纹波的目的。

XuVshu · 发表于 2016-5-3 20:29:45

回复 1# atomdust

顶，缺金币。。。。

edwardk · 发表于 2018-11-30 14:15:43

学习中。。。。

walkergg · 发表于 2019-1-12 14:27:06

回复 13# atomdust

你好，我想问下你前面的问题实现相位对齐的功能实现了吗？怎么做的额.

ranqi · 发表于 2019-2-23 20:33:46

不错不错不错

账号		自动登录	找回密码
密码			注册

[求助] FPGA跨时钟相位对齐问题