阈值电压变化对运放的影响

578738434 · 发表于 2016-3-14 08:51:17

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位好，最近在考虑一个问题，如果运放中同类型的管子（如所有的NMOS管）的阈值电压一起减小，会对运放整体性能有什么影响呢？如运放的增益、摆率、电源抑制比、输入共模范围等参数。可以从什么角度入手去分析呢？我最开始考虑从表达式计算去分析，发现难度有点大，变量太多，不知道各位有什么好的思路呢？可以讨论讨论

578738434 · 发表于 2016-3-14 09:23:07

补充：大家觉得这个问题的分析有没有可行性？有没有什么实际意义？

578738434 · 发表于 2016-3-14 11:31:37

578738434 · 发表于 2016-3-14 16:32:06

qiwentuo · 发表于 2016-3-14 18:34:44

我觉得影响最大的还是输入共模范围，，，你自己看看输入对管的

yangzikai · 发表于 2016-3-14 20:17:18

回复 2# 578738434

lihai

slq402 · 发表于 2016-3-14 21:23:55

谢谢分享

slq402 · 发表于 2016-3-14 21:24:39

谢谢分享

slq402 · 发表于 2016-3-14 21:25:16

谢谢分享

slq402 · 发表于 2016-3-14 21:25:57

谢谢分享

[求助] 阈值电压变化对运放的影响

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1