在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9647|回复: 13

[讨论] 敢问PLL设计的大牛如何深入进行

[复制链接]
发表于 2016-1-7 09:43:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近研究了一下PLL,主要是电荷泵锁相环,看了一些硕士和博士论文,感觉主要集中在系统建模线性分析,噪声分析,电路设计方面,看的说懂也不懂,感觉要是现在设计一个PLL也能设计,但是感觉好像总停留在表面,里面设计了很多数学和信号处理方面的知识,请问大牛们,PLL设计需要先看懂这些数学推导和信号系统方面的知识才能深入进行吗,如何才能深入进行下去,PLL哪些才是论文和课本中没有提及的,却是芯片极其重要的问题?欢迎各位讨论和指导,谢谢!
发表于 2016-1-7 10:06:09 | 显示全部楼层
也许你大约知道怎么做,但不知道为什么这么做。作为一个学生这样可以开始做设计了,但不一定可以很好的trade off,不能很好的理解就不能很灵活的应用。
发表于 2016-1-7 12:29:58 | 显示全部楼层
楼上说的对,这是你的必经的过程,从感觉可以设计一个锁相环,到设计一个锁相环的每个参数结构等的具体细节的trade off过程。个人感觉再系统的看一些信号处理的书籍有些来不及而且效率低,可以抓住某个具体问题再翻书查资料,这样效率高一些。同为锁相环新人,加油,共勉。
发表于 2016-1-7 13:14:13 | 显示全部楼层
把基本的东西深刻理解,然后开始设计吧,最好有机会流片验证一下
 楼主| 发表于 2016-1-7 17:04:22 | 显示全部楼层
回复 2# lwjee

在文章里,主要平衡带宽和噪声之间的关系,请问在工业界主要在乎那些指标的平衡?在学术文章里学习,并不能明白实际芯片产品中究竟什么才是最重要的,学术和工业界在PLL设计上主要有什么区别?
锁相环最关键的问题主线是相位噪声吗,系统设计,优化各个模块的相位噪声,还是其他的?
设计PLL可以从那几个方面入手那?
十分感谢解答,谢谢
发表于 2016-1-8 09:57:52 | 显示全部楼层
回复 5# xiaoguan82


    看应用和系统要求,有的是在乎相位噪声,有的是长时间的phase Jitter,有的是高频的jitter。除此之外主要考虑功耗,面积,响应时间,频点精度等等。
发表于 2016-2-18 08:36:12 | 显示全部楼层
谢谢分享
发表于 2017-8-19 15:12:18 | 显示全部楼层
看完论文表示感觉无从下手,找点建模的文章先看看
发表于 2017-9-7 17:00:19 | 显示全部楼层




   你好 PLL里面的建立时间怎么计算的
发表于 2017-9-8 12:07:56 | 显示全部楼层
回复 9# 从此以后01


  根据二阶系统建立过程近似的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 18:08 , Processed in 0.024980 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表