锁相环VCO的控制电压这个波形是什么情况？

wang1991 · 发表于 2015-12-26 22:02:41

您需要登录才可以下载或查看，没有账号？注册

x

在调整环路参数之前，环路是可以正常入锁的，但调整了CP电流以及LP的电阻电容之后VC就变成下面那样了，这是说环路不稳定呢还是稳定了但是误差比较大？ QQ截图20151226220427.png

hughhuang · 发表于 2015-12-26 23:29:07

没做过CP的PLL，个人感觉是把增益调大了之后导致稳定后的误差很大

pengruojing · 发表于 2015-12-27 00:18:45

最后是锁定了啊！

wang1991 · 发表于 2015-12-27 18:49:47

回复 3# pengruojing

是锁定了吗？不过我感觉VC变化很剧烈啊，有点怀疑是不是在震荡，凭你的感觉造成这种现象的原因可能是什么呢？

wang1991 · 发表于 2015-12-27 18:52:33

回复 2# hughhuang

那你是直接用的PD结构的PLL吗？现在CPPLL见得是比较多啊，按照你说的，环路增益大了之后，稳态相位误差比较大，VC波动就比较大是这样吗？可是我这个波动有点大的吓人啊，我都有点怀疑这不是波动而是震荡啊

pengruojing · 发表于 2015-12-27 20:25:52

回复 4# wang1991
我这样理解的：
最上的是经过环路滤波的，第二个是PHD 输出的，第三四分别PHD输入的。对不对？第一个图尾部成了直流，这样看来是锁住了（不管其他性能的话）

pengruojing · 发表于 2015-12-27 20:27:50

回复 6# pengruojing

不好意思是PFD啊

mx673837710 · 发表于 2015-12-27 20:55:33

电路呢？

wang1991 · 发表于 2015-12-28 10:22:55

回复 8# mx673837710

是Hspice仿的，没有图只有网表，做得不是很好，就不贴上来了，只想问问，改了CP电流和LP的R、C之后，控制电压就从第一个波形变成了第二个波形，第二个波形的VC能否反映环路是否入锁？

wang1991 · 发表于 2015-12-28 10:27:24

回复 6# pengruojing

第一个波形是LP滤波之后输出的，当然环路最后是入锁了的，第二个波形是修改了环路参数（增大CP电流，改变LP电阻电容）之后LP滤波输出的，第三个和第四个是PFD输出或者说是CP输入信号，我想问的是第二个VC的波形能否反映环路已经入锁？

[求助] 锁相环VCO的控制电压这个波形是什么情况？