在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8191|回复: 12

[求助] ESD保护

[复制链接]
发表于 2015-12-16 09:51:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
地与地之间加Back-to-Back二极管防止ESD的发生,那Power和地之间要加什么来作为保护,还有为什么都不提到各个IO口的ESD保护呢?
发表于 2015-12-17 11:13:58 | 显示全部楼层
Back-to-back 的二极管是提供不同power domain 之间ESD 电流通道的。
至于Power 与ground 之间的一般称作power clamping. 是整个芯片ESD 中最重要的电路。一般是一个gate-ground 的NMOS. 功能除了当作power 对ground 间的ESD 保护外,同时也提供各个IO 在静电突波来时,除了IO自身的ESD保护电路外,另外的静电放电途径。
 楼主| 发表于 2015-12-17 20:00:31 | 显示全部楼层
回复 2# michang5342


   是不是可以理解为back-to-back二极管既可以用于电源之间,又可以用于地之间,然后IO口的ESD保护的话,也是需要单独设计的,和VDD到GND的还是不同的?
 楼主| 发表于 2015-12-17 20:12:29 | 显示全部楼层
回复 2# michang5342


   另外,还想请教一下为什么都不用SCR呢?
发表于 2015-12-18 09:54:42 | 显示全部楼层
作Power/Ground之间的保护一般用GGNMOS和power Clamp这两种结构.楼主可以多看看ESD整体架构方面的文献.
发表于 2015-12-18 11:04:35 | 显示全部楼层
回复 4# xuelou

SCR 的器件参数在生产时很难控制在应用的范围内。特别是在CMOS的工艺上。因为,CMOS的工艺用的wafer 是(100) 的晶圆,很不利于SCR器件的参数控制。
 楼主| 发表于 2015-12-21 20:23:55 | 显示全部楼层
回复 5# xuriver2012


   最近也是刚接触,有一个地方不是很明白,在powerclamp结构中,有一个动态RC的ESD防护电路,这个电路对于正脉冲的ESD很好理解,可是我想问的是,ESD脉冲的话,应该是有正有负的,为什么在电路设计中不考虑负脉冲的影响呢?还是说负脉冲出现的概率比较低?
 楼主| 发表于 2015-12-21 20:25:41 | 显示全部楼层
回复 6# michang5342


   恩,想再咨询一下,为什么ESD的电压中,一般都是提的应该对于多大的正电压有效,为什么对于负电压没有一个限制要求呢?
发表于 2020-3-28 15:16:52 | 显示全部楼层
谢谢
发表于 2020-3-28 22:22:01 | 显示全部楼层
power和gnd之间一般用clamp,做ESD网络时候,一般是supply通过clamp泄放到gnd,不同gnd之间用back to back 二极管形成路径;信号pin一般使用信号IO,一个正diode到supply,一个负diode从gnd到信号。这样保证任意两个PIN之间都有ESD泄放路径。
power--->gnd  clamp  
power--->另一个domain的gnd   clamp+B2B diodle
signal--->POWER  :信号IO中的正diode
.....

ESD设计的思想在于要任意两个pin之间都有泄放路径,无论正压/负压。而且要比内部电路的路径短
这样发生ESD时候才能让ESD电流通过ESD网络泄放。有效保护内部电路不受ESD电流损坏。

点评

好!  发表于 2021-2-3 15:21
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 12:44 , Processed in 0.034929 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表