XILINX chipscope 波形问题！！！新人求助

fan09272033 · 发表于 2015-11-26 22:31:12

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 fan09272033 于 2015-11-26 22:32 编辑

我根据按照书上例程自己构建PROJIECT产生一个单通道信号发生器，出来的波形是这样的
捕获1.PNG

直接用书上的资料代码出来的波形是这样的
捕获2.PNG

不知道哪里出问题了，是漏了哪步吗？求大神指教！！！基本上配置都一模一样，除了芯片型号不一样。

附上verilog：

module dds_1(mclk, sine, cosine
);
  input mclk;
  output [11 : 0] sine;
  output [11 : 0] cosine;

  reg                we = 0;
  reg    [25:0]    data = 0;

  reg    [25:0]    data1 = 0;
  reg    [12:0]    cnt = 0;

  always @(posedge mclk)
  begin
   cnt  <= cnt  + 1;

  if(cnt[12] == 1)

  begin

   data1 <= 1342177;

  end

  else

  begin

   data1 <= 2684354;

  end
  end

  always @(posedge mclk)
  begin
   data <= data1;
   if(data == data1)

   we <= 0;

  else

   we <= 1;
  end

dds_11 inst_dds_11 (
  .clk(mclk), // input clk
  .we(we), // input we
  .data(data), // input [25 : 0] data
  .cosine(cosine), // output [11 : 0] cosine
  .sine(sine) // output [11 : 0] sine
);

endmodule