设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › set_multicycle_path 不成功
返回列表 发新帖
查看: 3786|回复: 6

[原创] set_multicycle_path 不成功

[复制链接]
wbqhz
发表于 2015-9-10 13:54:49 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
1.png DC综合报告如左图所示，由于其中efuse模块的输出需要多个时钟周期，设置了multicycle_path
具体设置为： set_multicycle_path 20 -from i_efuse_ctrl/i_efuse/efuse_acc_rd/rd_st_gen/register_negedge/clk
- to
i_efuse_ctrl/i_efuse/rd_data_gen/register_posedge/d
但设置之后时序报告却没变化，求高手解释下~
回复

举报

harry_hust
发表于 2015-9-10 14:23:40 | 显示全部楼层
回复 1# wbqhz


   我一般set_multicycle_path 都会设-setup （20）和-hold（19）两条约束，不知道你这样默认20个cycle是否能约束上。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

wbqhz
 楼主| 发表于 2015-9-10 15:09:32 | 显示全部楼层
回复 2# harry_hust


   多谢啊，   不过我刚按你的方法设置了hold，综合的报告中应该还是没约束上。
回复 支持 反对

举报

jupitars
发表于 2015-9-11 14:48:56 | 显示全部楼层
不明觉厉
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

999
发表于 2015-9-14 16:07:56 | 显示全部楼层
不明觉厉
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

jun_dahai
发表于 2015-9-15 09:28:19 | 显示全部楼层
需要进一步查看一下flase path的设置，这一类设置具有贪婪性
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zhanggd
发表于 2016-10-24 19:54:13 | 显示全部楼层
楼主解决了吗，我也碰到了这种问题，明明我设置上了，但是还是报出timing violation
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-5 07:00 , Processed in 0.020244 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表