在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7685|回复: 9

[讨论] 关于verilog赋值时加延时能不能综合的问题

[复制链接]
发表于 2015-8-22 20:56:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
今天在一个verilog代码中看到一种赋值如下:
// delay scl_oen
    always @(posedge clk)
      dscl_oen <= #1 scl_oen;
代码的意思是把scl_oen延时一段时间。我想问的是这种加延时的赋值方式能综合吗?如果能,综合出来的是什么?以前在eetop上看到过一个帖子,说延时是不能综合的,只能用在testbench中。但他的报告中声称他的代码完全可以综合,而且经过FPGA验证。请问各位有什么见解?
发表于 2015-8-22 23:40:44 | 显示全部楼层
综合器会忽略延时
 楼主| 发表于 2015-8-23 08:57:22 | 显示全部楼层
回复 2# zzczx


   意思是延时不会综合出对应的电路了。
发表于 2015-8-23 11:33:03 | 显示全部楼层
不能综合,在这里加这个只是为了告诉仿真器不要误判
发表于 2015-8-23 19:13:10 | 显示全部楼层
可以综合,延迟被忽略,#1和不加这个的综合结果一致。#1只对非时序仿真有效。不影响综合,实现。
 楼主| 发表于 2015-8-23 19:34:21 | 显示全部楼层
回复 5# xcrabx77


   很好的见解,明白了,谢谢!
发表于 2015-8-23 22:55:07 | 显示全部楼层
會加延遲的原因是怕模擬時誤判.所以會加上#1.
除非你是做到post simulation才會有真的timing delay
 楼主| 发表于 2015-8-24 09:06:50 | 显示全部楼层
回复 7# kka

   对模拟时会误判这就话不太理解,能详细解释一下吗?
发表于 2015-8-25 10:02:00 | 显示全部楼层
应该不能综合
发表于 2015-8-30 09:16:44 | 显示全部楼层
学习学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 18:27 , Processed in 0.027296 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表