在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9283|回复: 7

[求助] verdi仿真问题

[复制链接]
发表于 2015-7-29 21:17:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
打开verdi 并添加好testbench   fsdb等,然后添加信号开始仿真,但是添加信号时会出现:Unrecognized signal:******* ,no further operation。以至于信号没能添加进去。

请教大家,这是哪里的问题呢?

谢谢啦~
 楼主| 发表于 2015-7-30 20:51:10 | 显示全部楼层
自顶      。
发表于 2016-2-28 00:01:22 | 显示全部楼层
回复 1# hanxinhui


      楼主好人 谢谢
发表于 2016-5-25 17:19:05 | 显示全部楼层
dump的波形不对,你再看下你仿真的log档,应该是有Warning或者其它什么的,检查下,解决掉然后重新仿真
发表于 2016-5-25 19:57:28 | 显示全部楼层
在testbench里面加好波形的dump设置,
initial begin
     $fsdbDumpfile("waves.fsdb");
     $fsdbDumpvars(0,testbench);
end

仿真完了再用verdi打开波形,项目比较大时dump整个设计仿真会很慢,可以用$fsdbDumpvars(0,testbench.module_A); 选择性dump关心模块的波形。
发表于 2016-6-3 16:24:46 | 显示全部楼层
拉你testbench里面例化的dut的信号,在testbench以外的dut模块的信号拉出来就会这样子。似乎信号不跳变就会报这个
发表于 2016-6-3 16:27:36 | 显示全部楼层
为什么我不能回复!!!!!
发表于 2019-8-1 15:53:05 | 显示全部楼层


杰克淡定 发表于 2016-5-25 19:57
在testbench里面加好波形的dump设置,
initial begin
     $fsdbDumpfile("waves.fsdb");


你好,我在用verdi查看一个异步FIFO设计的波形时,想把reg [7:0] buff[0EPTH-1];中buff的的数据变化。我在加了你给出的语句之后,仍然会报“Unrecognized signal :FIFO_TB.U_FIFO.buff[0:15],no further operation”,
想问一下有没有别的解决办法呢?谢谢啦!


我的语句是这样的:
initial
  begin
  $fsdbDumpfile("tb.fsdb");
  $fsdbDumpvars;
  end



您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 16:54 , Processed in 0.035674 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表