input到output port之间的组合逻辑的约束问题

jiazhang · 发表于 2015-7-16 16:46:15

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

对于组合逻辑的约束，如果design中从input port 到 output port 之间由一堆组合逻辑，那么是不是需要设置 virtual clock，

如果不设置虚拟时钟，这个逻辑的launch和capture 都是由实际时钟来驱动的，不符合实际啊；

icfbicfb · 发表于 2015-7-16 18:07:06

大多数情况是false path，或者有时候设个set_max_delay 控制下

jiazhang · 发表于 2015-7-16 19:14:21

回复 2# icfbicfb

不设置虚拟时钟的话，这个直通逻辑的[size=14.3999996185303px]launch和capture 都是由实际时钟来驱动的，不符合实际啊

[size=14.3999996185303px]可以报出来一条timing 看看，launch 和 capture clock 都是实际的时钟，而在实际电路中，并不是实际时钟来驱动的

korchagin · 发表于 2015-7-19 02:02:41

回复 3# jiazhang

没有关系，因为这种feedthrough在PD中会单独处理。设不设virtual clock没太大影响。

jiazhang · 发表于 2015-7-19 08:56:59

回复 4# korchagin
您好，能不能说的稍微详细一些！多谢了先

Timme · 发表于 2015-7-19 11:53:08

这里设虚拟时钟或者非虚拟时钟时序报告是完全一样的，你可以试一下

korchagin · 发表于 2015-7-19 11:59:13

回复 5# jiazhang

从逻辑上来说的确应该是virtual clock，但是设不设对PD没什么影响

[求助] input到output port之间的组合逻辑的约束问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2