求教大神们，FPGA 串并转换 ISERDES的问题

linghuqiubai · 发表于 2015-4-22 13:57:08

回复 9# 320070921971

关于第一个问题，我也不是特别清楚……不知道你说的280M是数据波特率还是时钟频率，如果是280M的DDR数据，那么实际的时钟频率其实只有140M关于第二个问题，IDDR和ISERDES倒是没有一起用过，IDELAY跟ISERDES肯定是独立的。不过IO资源的布线确实都比较固定，搞不好的话很容易布线布不通

murphy522 · 发表于 2015-4-30 12:52:05

直接搞个高低同步时钟，要串多少位都可以弄。

gaogangjie · 发表于 2015-6-25 16:55:58

楼主，你这个问题解决了吗？

fighting1 · 发表于 2015-6-25 20:05:32

需要下载modsim,确信元

gaogangjie · 发表于 2015-6-26 13:45:50

“你可以先接两个IDDR，变成两路的SDR数据，然后再经过两个SDR类型的ISERDES（1:6），不就能输出12位了吗？”
楼主，你这个做法成功了吗？

georgelzh · 发表于 2015-7-7 22:59:17

“你可以先接两个IDDR，变成两路的SDR数据，然后再经过两个SDR类型的ISERDES（1:6），不就能输出12位了吗？ ...
gaogangjie 发表于 2015-6-26 13:45

登录/注册后可看大图

这个做法显然是不靠谱

georgelzh · 发表于 2015-7-7 23:00:05

我难道理解错了楼主的意思？我觉得我已经说的很清楚了啊。
楼主还是直接吧资料贴上来靠谱

haitaox · 发表于 2015-7-8 12:23:31

xilinx有专门解串的xapp，1064，希望对你有帮助

320070921971 · 发表于 2015-7-10 16:11:21

回复 18# haitaox

好的，谢谢我参考一下~

574920045 · 发表于 2015-7-11 09:14:22

回复 19# 320070921971

你的数据需要串转并吗？ADC不是并行数据的输出？

[求助] 求教大神们，FPGA 串并转换 ISERDES的问题

站长推荐 /1