在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4785|回复: 4

[求助] 用xilinx (FPGA)怎么和一个LVDS接口的器件进行通信,对LVDS接口不懂啊

[复制链接]
发表于 2015-6-25 10:18:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近碰到一个问题,需要用FPGA和一个LVDS接口的器件通信,LVDS接口有什么固定标准吗,接口pin数,连接方式是插针,还是压片,各位大神们,帮帮忙啊
发表于 2015-6-25 11:32:35 | 显示全部楼层
Altera和Xillinx都有LVDS的megacore,LVDS就是一个串转并或者并转串的模块。一个lvds的接口有个一对差分管脚。
发表于 2015-6-25 13:38:20 | 显示全部楼层
LVDS不算电平标准吗?
 楼主| 发表于 2015-6-25 14:41:33 | 显示全部楼层
回复 2# timchen0716

xilinxFPGA 产生LVDS信号就是利用原语
OBUFDS 把单端信号变成差分信号,然后把差分输出的管脚设为LVDS标准,再把差分管脚和另外一个lvds接口的管脚用双绞线连一起就行了,我这个有三路信号要传输,时钟,数据,和锁定信号,那就需要3对差分管脚输出吗,再用三对双绞线连接对吗,你说的xilinx的megacore是什么
发表于 2015-6-25 16:12:10 | 显示全部楼层
回复 4# zjdybingo

是的,三个信号就需要三对lvds差分线。megacore是altera的叫法,实际上就是FPGA内部的一些硬件IP,可以直接调用。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 05:54 , Processed in 0.026106 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表