在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: jiazhang

[求助] derive_pg_connection创建的VDD VSS两个port有什么用【已解决】

[复制链接]
发表于 2015-5-10 08:58:34 | 显示全部楼层
学习了,牛人啊
发表于 2015-5-10 17:07:44 | 显示全部楼层
回复 10# jiazhang
    在top design m7打via到m6的时候,你就会发现模块上方不好处理了,这个时候其实就是需要你把所有power m6生成terminal,然后derive到top design里头的VDD VSS上,然后create preroute via 选项选从ring到macro pin
发表于 2015-5-11 15:41:47 | 显示全部楼层
convert_wire_to_pin 命令就是干这个事情的
 楼主| 发表于 2015-5-11 15:50:40 | 显示全部楼层
回复 13# icfbicfb
版大的意思是说将 top level 的 metal7 转换为 pin?
发表于 2015-5-11 22:56:30 | 显示全部楼层
回复 13# icfbicfb
    明天去试试,我都是写个循环把wire生成terminal
 楼主| 发表于 2015-5-12 08:22:58 | 显示全部楼层
回复 15# huangjiajun1213
wire为什么要转化成 terminal,版大说的没有很理解;您能在稍微详细说下嘛,多谢了
发表于 2015-5-12 10:55:18 | 显示全部楼层
就是把stripes 选中做为terminal出来, 上面 高层金属power route的时候可以tap上,

你如果没这个需求,可以忽略,  有的需求再来学
 楼主| 发表于 2015-5-12 19:43:51 | 显示全部楼层
回复 17# icfbicfb

哦 原来如此 明白了!3q!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-14 06:26 , Processed in 0.020821 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表