在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2674|回复: 5

cadence画版图时公用N阱的问题

[复制链接]
发表于 2015-4-13 21:36:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我想请问大家一下,我在画版图的时候遇到两个MOS管要放在一个N阱里面,我不能直接将两个已有的MOS管模型组合起来,只能手动重新画出两个在同一N阱中的MOS管,是吗?
发表于 2015-4-14 09:04:26 | 显示全部楼层
两个是同类型的MOS管吗,比如p型管
 楼主| 发表于 2015-4-14 09:57:26 | 显示全部楼层
回复 2# gaozhiqiang


    是的  两个PMOS  我主要是把一个PMOS分成两个PMOS并联,因为栅太宽了
发表于 2015-4-14 13:34:23 | 显示全部楼层
是的  两个PMOS  我主要是把一个PMOS分成两个PMOS并联,因为栅太宽了,可以的,也可以蛇形弯。一般也要看管子作用的。很长的L一般是做时延。
发表于 2015-4-14 17:48:39 | 显示全部楼层
回复 3# 冰馨若颜

那么共用N阱没问题,如果是你的工艺规则对N阱的尺寸有要求,就没办法了,一般厂家给的工艺,好像没有对N阱尺寸大有约束。
 楼主| 发表于 2015-4-14 19:42:40 | 显示全部楼层
回复 5# gaozhiqiang


    我用的0.5um工艺,我想请问一下倒比管有什么作用呢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-25 03:48 , Processed in 0.023579 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表