在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7555|回复: 7

[讨论] cadence DC 仿真的收敛问题

[复制链接]
发表于 2015-1-8 11:15:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
迟滞比较器是双稳态电路,在做DC仿真时存在不收敛是否正常??一个电路DC不收敛说明这个电路有哪些问题??谢谢
发表于 2015-1-13 15:09:14 | 显示全部楼层
仿真不收敛可能和算法有关,你可以尝试更改仿真的条件,如仿真的方法trap改成gear, 或调整下扫描的步长,或是更改analog option中的绝对精度等等。
 楼主| 发表于 2015-1-17 10:07:41 | 显示全部楼层
回复 2# sheepyang
仿真不收敛本身说明什么问题??是电路本身设计出了问题,还是仿真环境在计算是的算法过于精细或其他!!以你的回复,我的理解是不收敛并非电路问题造成的,而是是仿真算法造成的,是这样的吗??谢谢
发表于 2015-1-17 10:13:43 | 显示全部楼层
回复 1# macro_man


    把电源电压后边加几位
发表于 2015-1-17 10:14:42 | 显示全部楼层
看一下是不是仿真cpu不够
发表于 2015-1-17 10:15:46 | 显示全部楼层
加一个初试状态看一下是不是电路有问题
发表于 2015-1-17 10:17:09 | 显示全部楼层
option里几个参数改小一下
发表于 2021-4-20 16:39:00 | 显示全部楼层


macro_man 发表于 2015-1-17 10:07
回复 2# sheepyang
仿真不收敛本身说明什么问题??是电路本身设计出了问题,还是仿真环境在计算是的算法 ...


这个问题很久远了,现在遇到的同样的问题,不知道您还记得怎么解决的吗?谢谢。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 02:52 , Processed in 0.020794 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表