在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1983|回复: 2

[求助] xilinx pcie ip核仿真疑问

[复制链接]
发表于 2014-9-5 09:26:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好,我在跑ip核自己生成的仿真文件时,看到RX收到的TLP头标数据为0x01a0_090f_4000_0001,根据资料上面头标的结构,fmt = 00,Type = 00001,所以该TLP应该是一个3DW无数据的锁存储器读请求。但是仿真波形上RX解析的结果却是一个写请求,我觉得很疑惑,希望各位可以为我解答,谢谢了。 2.png
发表于 2014-9-6 00:03:29 | 显示全部楼层
你是用他的demo么
 楼主| 发表于 2014-9-9 09:43:07 | 显示全部楼层
回复 2# guuch


   是的,现在这个问题已经解决了,谢谢你的回答
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-23 13:50 , Processed in 0.017533 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表