ESD 失效如何解決?

yuray12 · 发表于 2014-8-18 15:09:10

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

請教各位前輩是否有使用Faraday ESD I/O 的經驗。

Process: UMC0.13um 1.2V/3.3V
Chip: Multi-power domain，有數位、類比 1.2V & 3.3V, 使用Faraday提供之I/O並且照其規則layout，內部電路為自行設計。
狀況：HBM 2kV-- All pass。
MM 200V-- 5個不同power domain的1.2V VDD-VSS (+)(-)fail，其它都pass。
CDM 500V-- MM fail的pin，也同時fail。

目前分析顯示損傷應位於內部電路，ESD保護電路無傷害。是否表示於esd 測試時，保護電路未成功觸發，請問此狀況要如何解決?
感謝大家的指導!!

math123 · 发表于 2014-8-19 13:15:00

例如VDD1 VSS1 VDD2 VSS2。。。VDD1与VSS1之间的正负MM mode不过？
其它IO对VDD1和VSS1打ESD也可能经过这个VDD1-VSS1路径的吧，都过了吗？
看了HBM MM CDM的比较，后两者的上升斜率和到达的电流更高。觉得有可能是电压上升太快，在ESD器件开始流过大电流并钳位之前，其它地方击穿了。
楼主确定VDD1对VSS1打负电压也会失效吗？

littlej · 发表于 2014-8-19 13:31:25

从你的叙述看，应该是fail在不同power domain的interface.
建议check一下power clamp与interface之间距离是否太远（VDD/VSS line电阻过大），可以就近加一些power clamp cell.

ruinsnku · 发表于 2014-8-19 13:37:05

这个问题如果能看到整个电路的schematic/layout会比较好分析，可否提供？

yuray12 · 发表于 2014-8-20 11:58:26

回复 2# math123

感謝您的回覆，我說明得不夠清楚。

目前的打法是 vss1 vss2 .... vssN 都連接在一起打。所以是 VDD1-VSS 之正、負MM ESD fail。
其它IO對VDD、VSS 都有pass。

*目前如你所說，可能是esd作用之前，就擊穿內部電路，不知應如何解決。
*正負的確是同時都fail。正負各做3顆sample，至少都fail兩個，正與負pass or fail結果十分一致。

yuray12 · 发表于 2014-8-20 12:03:46

从你的叙述看，应该是fail在不同power domain的interface.
建议check一下power clamp与interface之间距离是 ...
littlej 发表于 2014-8-19 13:31

登录/注册后可看大图

您好。在做VDD-VSS(+)(-)測試時，VSS是bond在一起打esd。
是否表示同一個power domain的VDD-VSS就已經無法pass? 而非不同power domain之間的問題?
謝謝!!

math123 · 发表于 2014-8-20 14:43:16

本帖最后由 math123 于 2014-8-20 14:45 编辑

回复 5# yuray12

貌似MM模式的电流波形是正负的，所以测试的时候正和负失效差不多。从其它的IO往VDD和VSS打ESD或者也经过VDD-VSS路径，但可能延缓了这个电压的上升（等效为一个串联阻抗）。

工厂提供的ESD有分IO ESD和power clamp吧，VDD和VSS之间用的是GCNMOS？

yuray12 · 发表于 2014-8-20 16:00:52

这个问题如果能看到整个电路的schematic/layout会比较好分析，可否提供？
ruinsnku 发表于 2014-8-19 13:37

登录/注册后可看大图

Hi,
我傳了其中兩個power domain的截圖，在打esd時，為圖中vdd 對所有vss(bond together)去打。請多指導!! 謝謝。

IO_esd01

IO_esd02

yuray12 · 发表于 2014-8-20 16:06:48

回复 yuray12

貌似MM模式的电流波形是正负的，所以测试的时候正和负失效差不多。从其它的IO往VDD和V ...
math123 发表于 2014-8-20 14:43

登录/注册后可看大图

是gcnmos沒錯。
但是在這種情況，是ic layout有問題嗎，或是需要重新設計esd保護電路?
typical來說應該是在IO作好esd防護就好嗎?又或者是在內部的每個block需要額外再做單獨的esd保護電路呢?

謝謝

andyjackcao · 发表于 2014-8-20 20:35:51

請教各位前輩是否有使用Faraday ESD I/O 的經驗。

Process: UMC0.13um 1.2V/3.3V
Chip: Multi-power do ...
yuray12 发表于 2014/8/18 15:09

登录/注册后可看大图

Process: UMC0.13um 1.2V/3.3V
Chip: Multi-power domain，有數位、類比 1.2V & 3.3V, 使用Faraday提供之I/O並且照其規則layout，內部電路為自行設計。
狀況：HBM 2kV-- All pass。
      MM 200V-- 5個不同power domain的1.2V VDD-VSS (+)(-)fail，其它都pass。
      CDM 500V-- MM fail的pin，也同時fail。
目前分析顯示損傷應位於內部電路，ESD保護電路無傷害。是否表示於esd 測試時，保護電路未成功觸發，請問此狀況要如何解決?

分析-HBM 一般遵守FAB的ESD guildline可以pass 2KV
   MM与CDM的ESD电路设计不同于HBM的ESD电路设计，需要再设计
也就是说,如果芯片需要PASS HBM/MM/CDM，需要有3套ESD电路

[求助] ESD 失效如何解決?

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2