设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 关于带隙电压源基准输出缓冲器的运放如何设计？ ...
12
返回列表 发新帖
楼主: IC.Michael

[求助] 关于带隙电压源基准输出缓冲器的运放如何设计？

[复制链接]
IC.Michael
 楼主| 发表于 2014-8-5 13:22:03 | 显示全部楼层
回复 5# hszgl


   你好，请问一下，该如何增大Vdsat呢？
回复 支持 反对

举报

hszgl
发表于 2014-8-5 13:42:25 | 显示全部楼层
回复 11# IC.Michael


   。。。   增加VGS。。。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

semico_ljj
发表于 2014-8-6 16:16:05 | 显示全部楼层
回复 9# IC.Michael

这个看你怎么设计了。简单的AMP都可以在2V一下工作，还有基准也能在2V启动。
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-30 03:35 , Processed in 0.015471 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表