基于FPGA高精度TDC设计

gugude1026 · 发表于 2013-7-31 21:21:29

回复 30# coyoo

知道了，谢谢啊

wonbef · 发表于 2013-9-3 15:54:51

楼主可以分享下！

coyoo · 发表于 2013-9-4 17:51:19

楼主可以分享下！
wonbef 发表于 2013-9-3 15:54

登录/注册后可看大图

分享什么？

wuzenghai · 发表于 2013-9-5 16:03:15

回复 33# coyoo

兄弟，哪里的？以前我们隔壁实验室用fpga做TDC很强啊，
用在物理实验里面的，TOF用的。

coyoo · 发表于 2013-9-6 11:45:11

回复 coyoo

兄弟，哪里的？以前我们隔壁实验室用fpga做TDC很强啊，
用在物理实验里面的，TOF用的。
wuzenghai 发表于 2013-9-5 16:03

登录/注册后可看大图

这个东东就是一个小众应用，想了解详细情况，可以到这边看看：

http://bbs.ednchina.com/BLOG_PERSONALCAT_100226_41415.HTM

574920045 · 发表于 2013-9-6 12:01:07

回复 35# coyoo

原来是Jerry啊，眼睛不好没注意啊！有空指导指导我啊！！

meng82yuan · 发表于 2013-9-6 21:04:52

只有话语，木有东西

xiaomai515 · 发表于 2014-7-26 10:42:13

hello，请问tdc延时链的输出锁存时候的亚稳态怎么处理的，着急！

coyoo · 发表于 2014-7-27 08:47:15

hello，请问tdc延时链的输出锁存时候的亚稳态怎么处理的，着急！
xiaomai515 发表于 2014-7-26 10:42

登录/注册后可看大图

一般使用延时单元隔壁的寄存器就不大会存在亚稳态问题，因为从延时单元到这个寄存器的之间的延时非常小

xiaomai515 · 发表于 2014-7-27 15:48:46

回复 39# coyoo

可是，要锁存靠近时钟上升沿附近的延时链的1到0的跳变就很容易出现亚稳态了啊！modlesim仿真显示出来了！

账号		自动登录	找回密码
密码			注册

[解决] 基于FPGA高精度TDC设计