在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5581|回复: 7

[求助] icc插入pad filler

[复制链接]
发表于 2014-7-1 22:34:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我最近刚开始学习使用IC Compiler,遇到了一些问题。

我用的工艺是csmc 0.18um工艺,在加入pad,并用initiate_floorplan命令完成floorplan之后,我用insert_pad_filler命令加入pad filler。这时pad filler是加入了,但是icc对各个pad都报了类似“Can't find input port VDD/VD33/VSS/VSSPST on reference to 'port_name in the lib' in 'design_name'(LINK-1)”的错误,其中VDD/VSS和VD33/VSSPST是Power和Ground。然后每个pad的error之后都是Warning:Unable to resolve reference 'pad_name in lib' in 'design_name'(LINK:5)。

我不太清楚是哪里出了问题?又该怎样处理呢?谢谢!
发表于 2014-7-2 15:36:48 | 显示全部楼层
target_libary/link_library  不对,没有完全link 起来

link -force  看看结果,ok了再继续做
 楼主| 发表于 2014-7-3 09:45:09 | 显示全部楼层
回复 2# icfbicfb


    我现在觉得是库有问题。Error的意思也应该是说在pad引用的io库里的单元找不到相应的电源pin,导致logical库和physical库不匹配,无法完成link?不知道对不对?
    我后来试着用了一下charter 0.18um的库,采用了同样的流程,就完全没有这些error和warning。
    由于我是打算做混合信号的,现在我把pad去了,继续用csmc的库做(只有这个库比较全)。.tdf里的文件我用set_pin_physical_constraints来约束整个设计的输入输出端口,不知道是不是应该这样?还有就是电源和地的端口应该怎么加入并和pg net自动关联起来,也就是icc能把pg net自动连接到相应端口上?
发表于 2014-7-3 13:21:23 | 显示全部楼层
估计是库问题, fram view没做好等等,

约束pad 位置的命令式set_pad_physical_constraints  , 然后create_floorplan ,

你说的pg nets,ports关联用 derive_pg_connections 命令即可,
 楼主| 发表于 2014-7-3 16:34:37 | 显示全部楼层
回复 4# icfbicfb


    我的意思是现在我不加pad,不知道pg的pin怎么添加上去,并且能和pg关联起来。
    网表里没有VDD和VSS,floorplan得到的结果就没有这两个pin
发表于 2016-3-15 21:05:57 | 显示全部楼层
回复 1# cyydx


   求解啊,遇到了同样的问题
发表于 2018-4-14 21:17:01 | 显示全部楼层
求解啊,遇到了同样的问题
发表于 2018-4-16 16:05:10 | 显示全部楼层
回复 5# cyydx


  不加PAD,可以直接create pg的pin,然后connect到pg net。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 12:18 , Processed in 0.025786 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表