在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4322|回复: 5

[求助] PLL锁相环不工作

[复制链接]
发表于 2014-6-23 08:04:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大大,紧急求助,求各位大大不吝赐教。问题描述如下:
1. 采用cyclone V器件,用的是clk1p单端输入,时钟频率5.5M;
2. 调用pll 的ip核,发现pll环没有输出,利用signaltap抓数据,采用输入管脚作为触发时钟,发现clkin输入一直为低。即便是有采样问题,但也应该偶尔有高吧。
感觉是cyclone v的配置问题,但从datasheet上找不到原因。现在可以确定管脚有时钟输入,但是否是该时钟不满足fpga的时钟要求呢?为什么pll锁相环会没有输入?请大家不吝赐教。多谢
发表于 2014-6-26 08:16:59 | 显示全部楼层
IO上有信号但PLL的clkin输入端没有信号?那要看看从时钟IO到PLL输入端是否有问题,可以换一个IO作为时钟输入试试看
发表于 2014-6-26 09:10:04 | 显示全部楼层
范德萨范德萨范德萨发到付
发表于 2014-6-26 09:11:41 | 显示全部楼层
回复 3# alvinox


   飞洒发的说法是打发士大夫
 楼主| 发表于 2014-7-3 14:12:24 | 显示全部楼层
回复 2# steven_sh


   多谢您的热心解答。现在只能重新制版,等下一版回来再尝试;因为原先设计的是采用LVDS的时钟信号,结果原先设计有问题。所以才不得不尝试改用单端输入。
   请问这个时钟幅度有要求吗?我翻遍cyclone V的手册都没有找到要求。
发表于 2014-7-18 21:32:11 | 显示全部楼层
试一下一个REG会不会有输出,如果有,那可能就是PLL不工作,
如果没有,就看一看,是否CLK真的进入到FPGA内部,是不是有虚焊之类的问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 20:01 , Processed in 0.018788 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表