“10010”序列检测器的状态是7个还是5个？

0223

   

Isn't shift register would be better solution for it?
enchanter 发表于 2012-1-23 11:03

                               
登录/注册后可看大图

    感觉使用移位寄存器实现更容易，可是电路的输出是组合逻辑，应该会产生毛刺，感觉使用寄存器输出更稳妥些。但是使用寄存器又会慢一拍检测出所需序列，求指导！！！！

woaichengdian

完整看了下回复，好像只有两位网友提出使用移位寄存器来实现序列检测。。。
对的，其实这种问题，使用移位寄存器来实现是再简单不过。
   
reg[4:0]    sft_reg;

always @(posedge clk or negedge rst_n)
begin
        if (!rst_n)
                sft_reg <= 5'b11111;
        else
        begin
                sft_reg <= {sft_reg[4:1], data_in};
               
                if (sft_reg == 5'b10010)
                        sig_out <= 1'b1;
                else
                        sig_out <= 1'b0;
        end
end

feixiangdream

   

完整看了下回复，好像只有两位网友提出使用移位寄存器来实现序列检测。。。
对的，其实这种问题，使用移位 ...
woaichengdian 发表于 2014-4-18 17:20

                               
登录/注册后可看大图

   这段代码很牛啊，真是没想到这样做啊。

zhangminghui44

你是没有考虑到10010010这里面其实只有一个10010，后面那个010不算完整的10010序列

xiaosnail

回复 72# woaichengdian


    如果像楼上所说，序列中有重叠现象出现呢（10010010）？

xjtuxwj

到底是哪个好呢，你们这样讨论下来是5个状态的好吧，没有毛刺。

xjtuxwj

而且在编码的时候，应该用格雷码或者是独热码比较好吧

1031630523

回复 72# woaichengdian


   如果输入时0010，按照这个程序岂不是会错误的出现一个1

水泥

想不明白这个G的状态怎么会出现，1000 过来也该到A了，怎么是F？

xjnguiji

回复 72# woaichengdian


    兄弟，你怎么知道data_in是跟你同步的？ 一个周期一次输入？